(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平4-364609

(43) 公開日 平成4年(1992) 12月17日


(51) Int.Cl. ^t	齡別記号	庁内盛理番号	FI	技術表示箇所
H03L 7/06				
G06F 1/10				
H03L 7/00	D .	9182-5 J 9182-5 J 7368-5 B	H03L 7/06 G06F 1/04 審査함才	330 A
(21)出願番号	特顯平3-333538		(71)出願人 59000	0798 リクス コーポレイシヨン
(22) 出顧日	平成3年(1991)12	月17日	XEROX CORPORATION アメリカ合衆国 ニユーヨーク州 14644	
(31)優先権主張番号 (32)優先日	07/63381 1990年12月26日	9	(番)	Fエスター ゼロツクス スクエア 他なし)
(33) 優先権主張国	米国 (US)		アメリ 94040	フード エイ リツチリー)カ合衆国 カリフオルニア州 マウンテン ヴイユー クリサン 26-1929
			(74)代理人 弁理:	上 中村 稔 (外7名)
	· · · · · ·			· · · · · · · · · · · · · · · · · · ·

クロツク同期のための遅延ロツクループ回路 (54) 【発明の名称】

(修正有) (57)【要約】

同期を得る際の不安定性及びリセットからの 【目的】 長い始動時間の問題を解決する。

クロック信号Voctを、多負荷間に分散しク 【構成】 ロック信号と基準信号REFとの間の位相差が位相検出 器22によって検出されるとき基準信号と時間整合し、 位相検出器が、低域フィルタ24内のコンデンサCを充 電することにより、分散前にクロック信号が通過させら れる可変遅延線20へ制御電圧Vcmを送り返すループ 回路に、遅延回路40を設け、基準信号を時間的に遅延 させて遅延基準信号10を発生する。位相検出器21を 設け、基準信号とクロック信号との間の位相差を検出 し、遅延基準信号とクロック信号との間の位相差を検出 し、及び複数の出力電圧V:、V: を発生する。 論理 回路30を設け、制御電圧を規制することによって可変 遅延線を駆動する。



SEST AVAILABLE

1

【特許諸求の範囲】

クロック信号(Vetr) を多重負荷間に 【臍求項1】 分散し、及び、前記クロック信号(Voct))と基準信号 (REF)との間の位相差が位相検出器(22)によっ て検出されるとクロック信号を前記基準信号 (REF) と時間整合し、前記位相検出器(22)は、低域フィル タ (24)内のコンデンサ (C)を充電することによ り、分散前に前記クロック信号(Vott)が通過させら れる可変遅延線(20)へ制御電圧(Verni)を送り返 すようになっているクロック同期のための遅延ロックル 10 ープ回路において、前配基準信号(REF)を時間的に 遅延させて遅延基準信号(10)を発生するための遅延 手段(40)と、前記基準信号(REF)と前記クロッ ク信号(Vot:)との間の位相差を検出し、前配遅延基 準信号(10)と前記クロック信号(Votr)との間の 位相差を検出し、及び複数の出力電圧(Vr)、 (V₁) を発生するための位相検出手段(21)と、 前記制御電圧(Vcitt)を規制することによって前記可 変遅延線(20)を駆動するための論理手段(30) と、前記制御電圧(Vtri)を規制する初期状態へ前記 論理手段(30)をリセットし、及び、前配可変遅延線 (2.0) 内に最小位相遅延を発生する状態に前記コンデ ンサ(C)を充電するためのリセット手段(34)とを 備えて成り、前記位相検出手段(21)と前記可変遅延 線(20)との間に介装された前記論理手段(30) は、前配位相検出手段(21)へ直接に、及び前配可変 遅延線(20)へ前記コンデンサ(C)を介して接続さ れていることを特徴とする遅延ロックループ回路。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、局所的に再生されて複 数負荷間に分散されるクロック信号を基準クロック信号 と時間同期させるための装置に関する。

[0002]

【従来の技術】高速多重チップ同期コンピュータにおい ては、クロック信号を全てのチップへ極めて注意深く送 ることが必要である。システムの相異なる部分における クロック信号の有意端相互間の時間的のスキューまたは 差異を1ナノ秒またはそれ以下に保持することが一般に 信号を再生するための分散システムは、必要とする大量 の電力の故に、中央クロックよりも望ましい。この再生 は、全ての再生クロック信号を最小スキューをもって生 成するように、コンピュータ内の全ての場所において且 つ増幅段の存在において行なうことが必要である。電圧 制御発振器、位相周波数検出器及びアナログ可変遅延線 遅延を用いるフェーズロックループ回路が、コンピュー タクロックを同期するために一般に用いられている。可 変遅延線を用いるフェーズロックループ回路を、本明細 書においては、「遅延ロックループ」と呼ぶ。

【0003】一選の電圧制御遅延案子を基礎とするアナ ログ遅延線を用いる遅延ロックループは、クロック再生 回路に対するより簡単且つより多様な手段である。この 遅延ロックループ回路は、同じ周波数のクロック信号相 互間の位相差を検出し、この位相差に伴って変化する誤 差電圧を生成する。この電圧を送り返して可変遅延線を 制御することにより、一つのクロック信号のタイミング を進ませるかまたは遅らせて、その立上がり端を基準信 号の立上がり端と整合させることができる。しかし、従 来の遅延ロックループ回路には大きな欠点がある。いず れの遅延線及び増幅器も、制御電圧が最大になるときの 最小到達可能遅延を有す。クロック信号が基準信号から 引き出されるようになっているシステムにおいては、1 / 2 周期が最小到達可能遅延よりも若干小さくなるまで クロック周波数を上げると、位相検出器はこのシステム - に、より小さい遅延においてより速く動作する点を探さ せる。明らかに解るように、これは達成不可能である。 若干高い周波数によってのみ、例えば、最小遅延が1. 5周期に等しくなるときに、リセットから安定な同期が 可能になる。

[0004]

【発明が解決しようとする課題】最短時間内に安定なロ ックに到達するクロック再生システムを提供するという: 問題は、ローカルクロック信号の位相が基準クロックの 位相に対して先行しているが遅れているかとは無関係 に、高速コンピュータ分野において設計者が目標とする 主要な問題となっている。遅延線回路の分解能を犠牲に することなしに、及び実施不能なほどに多数の段を追加 することなしに、最小遅延問題を回避することができれ 30 ば、コンピュータ業界に多年にわたってあった要求を満 たすことができるであろう.

【0005】本発明は、アナログ可変遅延線を使用する フェーズロックループ回路において同期に到達する際の 不安定性及びリセットからの長い始勤時間の問題を解決 するようにした装置を提供することを目的とする。

[0006]

【課題を解決するための手段】本発明においては、リセ ットパルスが印加されたとき、最初、可変遅延線をその 最小位相運延状態にする。次いで、リセットロジック 必要である。低電力マスタ基準信号から強力なクロック 40 が、遅延線制御電圧を下げることにより、クロック信号 を基準信号に対して遅くする。クロック信号が十分に遅 延させられ、クロック信号を基準信号と整合させるには より多くの遅延が必要であると位相検出器が決定する と、回路ロジックは位相検出器が遅延線を制御すること を許す。前記位相検出器が制御を行なう点が、クロック 信号のより多くの遅延が検出される点を十分に越えてお り、これにより、検出される位相差における全ての「ジ ッタ」が克服される、ということを、第2の遅延位相検 出器が確実にする。リセットは、より安定なロックを確 50 保するため、周波数が変化させられるときの始動時にお

いて、または他の時において行なわれる。

【0007】 本発明の前記及び他の目的は、図面を参照して行なう本発明の実施例についての以下の説明からよりよく理解される。

[0008]

【実施例】図1に、高速コンピュータにおいて現在用い られている周波数の数倍の周波数を受容することのでき るクロック同期のための遅延ロックループの実施例を示 す。この実施例遅延ロックループの速度は1秒当たり1 千万命令程度である。低電カクロック信号 (REF) は、可変遅延線20を通過した後、逆転増幅器12によ り、高電力クロック信号(Verr))として再生される。 遅延線20は、一連のタップ付き段の遅延素子を基礎と して構成されている。図示のように、選延線20は、そ の出力(OUT)をその入力(IN)に対して逆転する ための追加の段を有す。これにより、この装置は低周波 クロック信号(Vot:) に対してより少ない合計遅延で 働き、より大きい安定性を与えることができる。クロッ ク信号 (V_{001}) は、その位相を基準信号 (REF) の 位相と比較するのに用いられる位相検出回路21へ送り 20 返される。位相検出回路21は第1及び第2のエッジト リガディジタルフリップフロップ回路22及び26を位 相検出器として有す。これら検出器は、いずれも、第1 のNAND論理ゲート28の入力端子に接続されてい る。基準信号(REF)は、第1のディジタル位相検出 器22に直接に与えられ、及び、若干遅延した基準信号 10を発生する2つのインパータ42、44を介して第 2の遅延位相検出器26に与えられる。位相検出回路2 1からの出力(V_c)、(V_c ')はリセット論理回路 30に与えられる。このリセット論理回路は、セット入 30 力端子s、リセット入力端子r、及びラッテ出力端子Q を有する論理回路を含んでいる。このリセット論理回路 はまた第2及び第3のNAND論理ゲート36及び37 を含んでおり、これら論理ゲートは、互いに、セットリ セット論理回路32の出力端子Qに、接続されている。 位相検出回路21の一つの出力V: 'は、抵抗Rを介し てコンデンサCをVern の値に充電することによってセ ットリセット論理回路32を一つの状態に、即ち、可変 遅延線20を制御することを他の出力Vc に許す状態 に、セットするのに用いられる。リセット回路34は、 これを介してリセットパルスnResetが加えられる のであり、リセット論理回路に接続されている。

【0009】以下の説明のため、種々の論理回路の状態を論理0及び論理1として記す。即ち、論理0はゼロボルトに近い、またはそれ以下の電圧であり、論理1はそれよりも高い電圧である。これら電圧は論理装置の特性に応じて定める。クロック信号では、が基準信号RFFよりも遅れていとすると、例えばシステムのターンオンにおける回路論理の初期状態は下記のようになる。即ち、第1のディジタル位相検出器22の一つの出力端子

Qは跨理0となり、その相補出力端子nQは論理1となる。同じ) 関理状態が第2の遅延ディジタル位相検出器26の端子にも存在する。第1の論理ゲート28の両方の入力端子が論理0になると、位相検出回路出力Vc は は 1となる。セットリセット回路32は論理1の出力にセットされる。

【0010】クロック信号Voorを基準信号REFと同 期させるため、次の動作が生ずる。即ち、第1に、コン デンサロを最大電圧V:ritに充電するのに十分な時間の 負に働くリセットパルスnResetが、リセット回路 34を介して、セットリセット論理回路32のリセット 端子に、及び第3の論理ゲート37の一つの入力端子に 加えられる。これは、システム始動時に、または安定な ロックが望まれるときに、自動的に行なわれる。セット リセット論理ゲート32の出力端子Qは、従って、論理 0になってそこにラッチされたままとなり、第3の論理。 ゲート37はディスエーブルされる。即ち、論理ゲート 37の一つの入力端子は論理0になっているから、論理 ゲート37の他の入力端子における監理状態が変化して も、論理1になっているその出力に影響を与えない。第 3の験理ゲート37の出力電圧は、コンデンサCを、可 変遅延線20による到達可能な最小遅延時間に対応する 最大値の制御電圧Virilに充電する。セットリセット論 理回路32の出力端子はまた第2の論理ゲート36の一 つの入力端子に接続されており、従って、リセットパル スnResetが加えられるときに、この点に論理0を 与える。従って、第2の跨理ゲート36はディスエーブ ルされる。論理1になっているその出力は第3の論理ゲ ート37の入力端子に加えられる。リセット信号線34 がその論理1の元の状態に復帰すると、第3の論理ゲー ト37の出力は論理Oとなり、コンデンサC上の制御電 圧Vc121電荷は放電しはじめる。電圧Vc111が低下する と、これに従って可変遅延線20の位相遅延が増加し、 クロック信号 Voer と基準信号 REFとの間の位相遅延 が増加させられる。この位相遅延は、2つのクロック信 号Vorr 及びREFを同期させるためにより大きい位相 遅延が必要であるということを第1の位相検出器22及 び第2の遅延位相検出器26が検出するまで、継続す る。この時点で、各位相核出器 2 2 、 2 6 の出力端子Q 40 は論理1となり、第1の位相検出器22の相補出力端子 nQは鮭理Oとなる。そこで、第1の鯩理ゲート28の 両方の入力は論理1となり、その出力Vc 'は論理0と なる。論理りがセットリセット回路32のセット端子s に加えられると、出力状態が論理1に変化させられ、第 2の論理ゲート36がイネーブルされる。これにより、 第1の位相検出器出力Vcは第2及び第3の論理ゲート 36及び37の出力を変化させ、これにより、コンデン サCは制御電圧V:ファュに充電される。従って、制御電圧 Verrit は、2つの信号Verr 及びREFが同期するま 50 で、クロック信号 V_{001} と基準信号REFとの間の位相

差に従って規制される。第2の運延位相検出器26は、 第1の位相検出器22が制御を行なうときに、クロック 信号では、の立下がり緑が基準信号REFの前母立上が、 り部を十分に越え、信号Vort 及びREF上の位相雑音 のために第1の位相検出器22が最小達成可能遅延より も小さい遅延を要求するということがなくなる、という ことを確実にする。

【0011】この回路論理を更に検討すると解るよう に、リセットバルスが加えられるときにクロック信号V cor が基準信号REFから遅れないでこれに先行する 10 線を制御してクロック信号と基準信号との間の同期を得 と、位相検出器22は直ちに遅延線20を制御し、同期 が得られるまで遅延を増加させる。ターンオンから安定 ロックまでのタイミングの変化を図2ないし図3に示 す。図2は、リセットパルスnResetの印加による リセット過程開始直後のクロック信号Voor の波形56 と基準信号REFの波形54とを時間的に比較するタイ ミング線図である。この場合、最小選成可能位相遅延丁 wir はクロック信号Vetr の波形 5 6 の 1/2 周期より も大きいものと仮定する。

【0012】図3の(A)は、リセットパルスnRes 20 28 第1の論理ゲート e tが解除され、そして制御電圧Vcm が低下し始めた 直後のクロック信号Vccrのタイミングを示す線図であ る。 線図において右へ移動した波形 5 8 で示すように、 クロック信号 Vու の遅延が増加し始める。図3の (B) は、第1の位相検出器22が可変遅延線20の制 御を行なうことのできるようになった時点でのクロック

【0013】 図3の(C)は、第1の位相検出器22に よる制御電圧V:111の規制によって生じた一層の遅延に よってクロック信号Vttr が基準信号REFと同期させ 30 52 られた後のクロック信号Voct のタイミングを示す線図 である。クロック信号Vot: の波形62は基準信号RE Fの波形54と同相になっている。

信号Voor のタイミングを示す線図である。

[0014]

【発明の効果】本発明においては、リセットからの始動 時間が最小になり、且つ、アナログ可変遅延線を用いる フェーズロックループ回路内の同期を得る際の不安定性 が防止される。 また、最小位相遅延時間をクロック信号 の1/2周期よりも小さくすることを必要とするかかる 回路の制限が克服され、且つ、遅延線に沿って通過させ 40 Vc 第1の位相検出器出力制御電圧 られる最高値までの周波数での動作が可能になる。ま た、従来の高速コンピュータにおいて用いられている周 返数の数倍であり、速度が1秒当たり1千万命令程度と

いうような周波数に簡単に適応することができる。

【図面の簡単な説明】

【図1】クロック同期のための遅延ロックループのプロ ック線図である。

【図2】リセットを開始した時点におけるクロック信号 と基準信号との関係を示すタイミング線図である。

【図3】遅延線制御電圧を低下させるときのクロック信 号の位相変化と、位相検出器が遅延線の制御を行なうと きのクロック信号の位相変化と、位相検出器が可変遅延 た後のクロック信号とを示すタイミング線図である。

【符号の説明】

- 10 遅延基準信号
- 12 クロック増幅器
- 20 可変遅延線
- 21 位相検出回路
- 22 第1のディジタル位相検出器
- 24 低域フィルタ
- 26 第2の遅延ディジタル位相検出器
- - リなパト論理回路 3 0
 - セットリセットフリップフロップ回路
 - 34 リセット信号線
 - 36 第2の論理ゲート
 - 37 第3の論理ゲート
 - 40 固定遅延素子
 - 42 第1のインパータ
 - 4.4 第2のインパータ
 - 50 信号振幅軸
- 時間軸
 - 5.4 基準信号波形
 - 56 リセットにおけるクロック信号波形
 - 58 リセット直後のクロック信号波形
 - 60 位相検出器が最初に制御を行なうときのクロック 信号波形
 - 62 クロック信号が基準信号と同期したときのクロッ ク信号波形

nReset 遅延リセット信号

REF 基準信号

Vt 第2の遅延位相検出器出力制御電圧

Vera 遅延線制御電圧

クロック信号 Voti



